
JMS 01

Jumbo Multifunction Support

MANUALE





Via dell' Artigiano, 8/6 40016 San Giorgio di Piano (Bologna) ITALY FAX +39 (0)51 89 36 61

Tel. +39 (0)51 89 20 52 (4 lin.r.a.)

JMS 01

Rel. 21 Aprile 1995 Edizione 3.0

GPC®, grifo®, sono marchi registrati della ditta grifo®

JMS 01

Jumbo Multifunction Support

MANUALE TECNICO

La scheda **JMS 01** é un potentissimo modulo di supporto particolarmente adatto per risolvere le problematiche legate al controllo assi; in particolare possono essere risolti problemi di conteggio o di acquisizione Encoder, e di gestione dei posizionamenti tramite motori in corrente continua. Essa opera sul potente BUS industriale ABACO® da 16 bit di cui sfrutta la ricca serie di schede a microprocessore.

La JMS 01 occupa uno spazio di indirizzimento di soli 16 bytes; questi possono essere allocati nello spazio di indirizzamento di I/O tramite due comodi dis switch a 8 vie. Da notare che, al fine di aumentare la flessibilità della scheda, é prevista la possibilità di indirizzare la stessa tramite 20 bit, pari ad uno spazio di indirizzamento di 1 Mbyte.

Via dell' Artigiano, 8/6 40016 San Giorgio di Piano (Bologna) ITALY FAX +39 (0)51 89 36 61

Tel. +39 (0)51 89 20 52 (4 lin.r.a.)

JMS 01

Edizione 3.0 Rel. 21 Aprile 1995

GPC®, grifo®, sono marchi registrati della ditta grifo®

COPYRIGHT 1995 grifo® Tutti i Diritti Riservati

Nessuna parte del presente manuale può essere riprodotta, trasmessa, trascritta, memorizzata in un archivio o tradotta in altre lingue, con qualunque forma o mezzo, sia esso elettronico, meccanico, magnetico ottico, chimico, manuale, senza il permesso scritto della **grifo**[®].

IMPORTANTE

Tutte le informazioni contenute in questo manuale sono state accuratamente verificate, ciononostante **grifo**® non si assume nessuna responsabilità per danni a cose e/o persone derivanti dall' uso del presente manuale, del software o dell' hardware ad esso associato. **grifo**® altresi si riserva il diritto di modificare il contenuto e la veste del manuale senza alcun preavviso, con l' intento di offrire un prodotto il migliore possibile.

Per le informazioni specifiche sui componenti montati sulla scheda, l'utente deve fare riferimento ai Data Book delle case costruttrici o delle seconde sorgenti. Di seguito sono indicati alcuni dei componenti principali presenti sulla scheda, con accanto il nome della casa madre a cui fare riferimento.

THCT 12316 (IC21): TEXAS INSTRUMENTS

DAC 8408 (IC 9): PMI


REF 01 o REF 02 (IC26): ANALOG DEVICE o TELEDYNE

Marchi Registrati

GPC®, grifo®: sono marchi registrati della grifo®.

INDICE GENERALE

INTRODUZIONE	1
CARATTERISTICHE GENERALI DELLA SCHEDA	1
DISPOSITIVO DI CLOCK	
SEZIONE INFERFACCIA ENCODER	
SEZIONE DI D/A CONVERTER	
SEZIONI DI INPUT/OUTPUT	
SEZIONE DI DC/DC CONVERTER	
CARATTERISTICHE TECNICHE DELLA SCHEDA	4
CARATTERISTICHE GENERALI	
CARATTERISTICHE FISICHE	
CARATTERISTICHE ELETTRICHE	4
INSTALLAZIONE DELLA SCHEDA	6
CONNESSIONI CON IL MONDO ESTERNO	6
CN3 - CONNETTORE PER INPUT DIGITALI E TENSIONI RIFERIMENTO	6
CN2 - CONNETTORE PER OUTPUT DIGITALI E USCITE D/A CONVERTER	₹.8
CN1 - CONNETTORE PER INGRESSI COUNTER THCT 12316	
K1- CONNETTORE PER BUS ABACO®	
SEGNALAZIONI VISIVE	
TRIMMERS DI REGOLAZIONE TENSIONE DI RIFERIMENTO E TARATURA	
JUMPERS	. 15
JUMPERS A 2 VIE	
JUMPERS A 8 VIE	
JUMPERS A 3 VIE	
JUMPERS A 4 VIE	
TARATURE	
DESCRIZIONE SOFTWARE	21
INTRODUZIONE	
MAPPAGGIO DELLA SCHEDA	. 21
INDIRIZZAMENTO REGISTRI INTERNI	
DESCRIZIONE SOFTWARE DELLE PERIFERICHE DI BORDO	
USCITE A TRANSISTOR	
INGRESSI OPTOISOLATI	
LATCH PER SETTAGGIO MODO DI FUNZIONAMENTO THCT 12316	
THCT 12316	
DAC 8408	
SCHEDE ESTERNE	28
APPENDICE A: DISPOSIZIONE JUMPERS	31
APPENDICE B: DESCRIZIONE COMPONENTI DI BORDO	35
APPENDICE C: INDICE ANALITICO	. . 4 3



INDICE DELLE FIGURE

FIGURA 1: PIANTA COMPONENTI	3
FIGURA 2: FOTO SCHEDA JMS 01	
FIGURA 3: CN3 - CONNETTORE PER INPUT DIGITALI E TENSIONI DI RIFERIMENTO	6
FIGURA 4: SCHEMA A BLOCCHI DELLA SEZIONE DI INPUT	7
FIGURA 5: CN2 - CONNETORE PER OUTPUT DIGITALI E USCITE D/A CONVERTER	8
FIGURA 6: SCHEMA A BLOCCHI DELLA SEZIONE DI OUTPUT	9
FIGURA 7: CN1 - CONNETTORE PER INGRESSI COUNTER THCT 12316	10
FIGURA 8: K1 - CONNETTORE PER BUS ABACO®	11
FIGURA 9: DISPOSIZIONE CONNETTORI, LEDS, TRIMMERS E DIP SWITCHS	13
Figura 10: Tabella riassuntiva Jumpers	15
FIGURA 11: TABELLA JUMPERS A 2 VIE	16
FIGURA 12: TABELLA JUMPERS A 8 VIE	16
FIGURA 13: TABELLA JUMPERS A 3 VIE	17
FIGURA 14: TABELLA JUMPERS A 4 VIE	18
FIGURA 15: DISPOSIZIONE JUMPERS	19
Figura 16: Tabella indirizzi dei registri interni	24
FIGURA 17: DISPOSIZIONE JUMPERS SEZIONE INTRFACCIAMENTO	31
FIGURA 18: DISPOSIZIONE JUMPERS PER THCT 12316	32
FIGURA 19: DISPOSIZIONE JUMPERS PER DAC 8408	33

INTRODUZIONE

Questo manuale fornisce tutte le informazioni hardware e software per consentire all'utente il miglior utilizzo della scheda **JMS 01**. Al fine di non incontrare problemi nell'uso della scheda , é conveniente che l'utente legga con attenzione tutte le informazionicontenute in questo manuale. In una seconda fase per rintracciare più facilmente le informazioni necessari, si può fare riferimento all'indice generale e all'indice analitico, posti rispettivamente all'inizio ed alla fine del manuale.

CARATTERISTICHE GENERALI DELLA SCHEDA

La **JMS 01** é un potentissimo modulo di supporto particolarmente adatto a gestire le problematiche legate al controllo assi. Essa opera sul potente **Bus industriale ABACO**® da 16 bit di cui sfrutta la ricca serie di schede a microprocessore, offrendo a quest' ultime una quantià notevole di possibilità d'interfacciamento con il mondo esterno. Tutti i dispositivi normalmente utilizzati per il controllo ed il comando di assi motorizzati trovano il loro alloggiamento su di una unica scheda di formato EUROPA da 100x160 mm, consentendo in questo modo delle notevoli economie di spazio e di investimenti.

La **JMS 01** occupa uno spazio fisico di soli 16 byte. Questi possono essere allocati nello spazio d'indirizzamento di I/O tramite due comodi dip switch a 8 vie di cui la scheda é corredata. Da notare che, al fine di aumentare la flessibilità della scheda, é prevista la possibilità di indirizzare la stessa tramite 20 bit, pari ad uno spazio d'indirizzamento di 1 Mbyte.

Il mappaggio dei vari dispositivi presenti sulla scheda é affidato ad una apposita logica di controllo programmata in modo da generare i rispettivi Chip Select delle periferiche di bordo e in modo da occupare al meglio i 16 byte in cui é vista la scheda.

Le applicazioni della scheda **JMS 01** riguardano il mondo della automazione industriale ed in particolare con questa scheda possono essere risolti i problemi di comando motori in continua e di gestione dei posizionamenti tramite encoder.

Le principali caratteristiche della scheda sono le seguenti:

- Formato Europa da 100x160 mm.
- Interfacciamento con il Bus ABACO®
- Sezione di acquisizione encoder o di conteggio gestibile da software, in grado di: acquisire tre encoder bidirezionali a 16 bit, oppure un encoder bidirezionale a 32 bit ed un encoder bidirezionale a 16 bit, con relative tacche di zero.
- Ogni linea può avere un rapporto indipendente di moltiplicazione degli impulsi in ingresso per 1, 2 o 4.
- Sezione composta da 4 linee di D/A converter da 8 bit, con uscita ±5 Vdc o ±10 Vdc. Ogni linea può funzionare anche come moltiplicatore di un riferimento proveniente dall' esterno.
- 8 linee di input optoisolate e visualizzate.
- 8 linee di output optoisolate e bufferate, in Open Collector.
- DC/DC converter per generare le tensioni richieste dalla sezione analogica.
- Connettori separati in modo da minimizzare gli effetti di accoppiamento.





Viene di seguito riportata una descrizione dei blocchi funzionali della scheda, con indicate le operazioni effettuate da ciascuno di essi.

DISPOSITIVO DI CLOCK

La scheda **JMS 01** é provvista di una circuiteria interna in grado di generare il segnale di sincronizzazione richiesto dalle periferiche di bordo. Questo consente di utilizzare la scheda in abbinamento ad una qualsiasi CPU in modo indipendente dalla sua velocità.

SEZIONE INFERFACCIA ENCODER

Questa sezione é basata su un triplo contatore Up/Down con relativo ingresso di azzeramento (THCT 12316) particolarmente adatto ad acquisire encoder bidirezionali con relativa tacca di zero. Il tipo di conteggio può essere selezionato da software, mentre da hardware é possibile collegare in cascata due dei tre contatori, in modo da ottenere un contatore a 32 bit ed uno a 16 bit. Tale periferica é vista in 6 byte (2 per ogni contatore) indirizzati secondo le indicazioni del capitolo dedicato al mappaggio della scheda.

SEZIONE DI D/A CONVERTER

Questa sezione é basata su un convertitore D/A provvisto di 4 linee separate (DAC 8408) seguite da altrettante sezioni amplificatrici. Tale periferica può essere programmata in modo che funzioni come un normale D/A oppure come un moltiplicatore di un segnale di riferimento esterno.

La programmazione della periferica é gestita da software tramite 8 byte indirizzati secondo le indicazioni del capitolo dedicato al mappaggio della scheda.

SEZIONI DI INPUT/OUTPUT

- Un buffer ad 8 vie (74541) utilizzato per acquisire 8 segnali logici tramite optoisolatori.
- Un buffer ad 8 vie (74273) utilizzato per l'output di 8 segnali in Open Collector.
- Un buffer ad 8 vie (74273) utilizzato per gestire da software la programmazione del modo di conteggio del THCT 12316.

Queste ultime tre periferiche di bordo sono viste in tre corrispondenti byte allocati secondo le indicazioni del capitolo dedicato appunto al mappaggio della scheda.

SEZIONE DI DC/DC CONVERTER

A bordo della scheda **JMS 01** é presente un survoltore che si occupa di fornire le tensioni necessarie alla sezione di conversione digitale-analogica. Tale DC/DC converter genera le due tensioni ±15 V basandosi sull'unica alimentazione della scheda a +5 Vcc e per questo non necessita di nessuna gestione software.






FIGURA 1: PIANTA COMPONENTI

CARATTERISTICHE TECNICHE DELLA SCHEDA

CARATTERISTICHE GENERALI

Tipo di BUS: ABACO®

N.ro di linee di I/O: 8 linee di Input digitali

8 linee di Output digitali

3 linee di acquisizione per encoder bidirezionali

4 linee di uscita D/A converter

N.ro byte di indirizzamento: 1 M (1048575)

N.ro byte occupati: 16

Periferiche di bordo: THCT 12316

DAC 8408

Oscillatore di bordo: 12 MHz

CARATTERISTICHE FISICHE

Dimensioni: Formato Europa da 100x160 mm.

Peso: 190 g

Connettori: Bus 64 pin DIN 41612 corpo C

CN1:20 vie scatolino 90 gradi M CN2:20 vie scatolino 90 gradi M CN3:16vie scatolino 90 gradi M

Range di temperatura: da 10 a 40 gradi centigradi

Umidità relativa: 20% fino a 90% (senza condensa)

CARATTERISTICHE ELETTRICHE

Tensione di alimentazione: +5 Vdc

Corrente assorbita: 430 mA

Tensione massima sulle linee di Output: +40 Vdc

Corrente massima sulle linee di Output: 0.8 A

Range di tensione D/A converter: ±5 V (IC26=REF 02) o ±10 V (IC26=REF 01)






FIGURA 2: FOTO SCHEDA JMS 01

INSTALLAZIONE DELLA SCHIEDA

In questo capitolo saranno illustrate tutte le operazioni da effettuare per ottenere il corretto funzionamento della scheda. A questo scopo di seguito é riportata la funzione dei jumpers, dei connettori e di tutti quei componenti che possono modificare il comportamento della scheda.

CONNESSIONI CON IL MONDO ESTERNO

La scheda é provvista di 4 connettori con cui possono essere effettuati tutti i collegamenti delle linee di I/O della scheda con il mondo esterno. Di seguito viene riportata una loro descrizione comprensiva dei relativi pin-out. Per una più facile individuazione di tali connettori, si faccia riferimento alla figura 9.

CN3 - CONNETTORE PER INPUT DIGITALI E TENSIONI RIFERIMENTO

CN3 é un connettore a scatolino con passo 2.54 mm a 16 piedini. Tramite CN3 possono essere acquisiti gli 8 ingressi digitali e le eventuali 4 tensioni di riferimento per i corrispondenti canali del D/A converter.




FIGURA 3: CN3 - CONNETTORE PER INPUT DIGITALI E TENSIONI DI RIFERIMENTO

Legenda:

IN n = I - Ingresso optoisolato n.

+Vopto = I - Ingresso per tensione di +24 Vdc di alimentazione optoisolatori. **GND** - Linea di massa analogica relativa alle tensioni di riferimento.

= I - Tensione di riferimento per il canale n di conversione digitale/analogica. Vref n

Le 8 linee di input di cui dispone la **JMS 01** sono del tipo optoisolate in modo da garantire una certa protezione dell' elettronica interna rispetto ai possibili disturbi provenienti dall' esterno. Ogni linea comprende un diodo led con funzione di feed back visivo (il led si accendera' tutte le volte in cui l'ingresso risulterà portato al comune); gli ingressi supporteranno, quindi, contatti normalmente aperti. In particolare le linee d'ingresso sono adatte a driver del tipo NPN. Nel caso si debbano collegare a driver del tipo PNP si deve interporre un modulo della serie Block tipo **PBI 01**. La circuiteria di acquisizione delle 8 linee d' ingresso é rappresentato nel seguente schema. Per quanto riguarda la tensione di alimentazione degli optoisolatori di 24 Vdc nominali, questa può variare da un minimo di 18 Vdc ad un massimo di 36 Vdc e può essere facilmente generata da un semplice gruppo raddrizzatore-condensatore.




FIGURA 4: SCHEMA A BLOCCHI DELLA SEZIONE DI INPUT

CN2 - CONNETTORE PER OUTPUT DIGITALI E USCITE D/A CONVERTER

CN2 é un connettore a scatolino con passo 2.54 mm a 20 piedini. Tramite CN2 si possono interfacciare le 8 uscite a transistor e le 4 uscite di conversione digitale/analogiche di cui la scheda dispone.




Figura 5: CN2 - Connetore per Output digitali e uscite D/A Converter

Legenda:

NO OUTn = O - Contatto n di uscita Open Collector NPN.

Comune = - Comune uscite in Open Collector.

GND = - Linea di massa analogica relativa alle tensione generate dal D/A converter.

D/A Ch. n = O - Tensione analogica in uscita dal canale n del D/A converter.

Come per la sezione di Input, anche quella di Output é opportunamente optoisolata e visualizzata in modo da garantireuna netta separazione galvanica tra l'elettronica interna ed il mondo esterno. Lo stadio finale di uscita é invece realizzato tramite transistor NPN in Open Collector in grado di fornire una tensione massima sul carico di 40 Vdc ed una corrente massima di 0.8 A.

N.B.

La scheda nella parte che riguarda l'output dei dati genera una inversione degli stati logici di tutte le 8 linee presenti. Tale inversione riguarda solo lo stadio finale di uscita, infatti gli 8 LED rossi che visualizzano le uscite riportano esattamente il dato scritto sul Bus. Così se ad esempio su una linea dati del Bus viene scritto uno zero logico, il corrispondente LED é disattivato e la corrispondente uscita su CN2 assume il valore logico uno che corrisponde al contatto aperto del transistor.




FIGURA 6: SCHEMA A BLOCCHI DELLA SEZIONE DI OUTPUT

CN1 - CONNETTORE PER INGRESSI COUNTER THCT 12316

CN1 é un connettore a scatolino con passo 2.54 mm a 20 piedini. Tramite CN1 si interfacciano le linee di input per i tre contatori del THCT 12316, a livello TTL caricato, con il campo.




FIGURA 7: CN1 - CONNETTORE PER INGRESSI COUNTER THCT 12316

Legenda:

EO 1	_ T	Inomocco	fogo di	azzazamanta	dal contatona 1	
F0.1	= 1	- ingresso	rase or	azzeramento	del contatore 1	_

F1.1 = I - Ingresso fase 1 del contatore 1.

F2.1 = I - Ingresso fase 2 del contatore 1.

F0.2 = I - Ingresso fase di azzeramento del contatore 2.

F1.2 = I - Ingresso fase 1 del contatore 2.

F2.2 = I - Ingresso fase 2 del contatore 2.

F0.3 = I - Ingresso fase di azzeramento del contatore 3.

F1.3 = I - Ingresso fase 1 del contatore 3.

F2.3 = I - Ingresso fase 2 del contatore 3.

Vcc = O - Linea di alimentazione a +5 Vcc.

GND = - Linea di massa digitale.

Tutti i segnali d'ingresso per i contatori della scheda **JMS 01** devono essere del tipo TTL. A bordo della stessa scheda esiste una interfaccia per questi segnali che provvede a caricare ed a rafforzare gli stessi segnali, senza però modificarli nella loro logica.



K1- CONNETTORE PER BUS ABACO®

Il connettore K1 é formato da un insieme di 64 pin con cui é possibile effettuare il collegamento della scheda con il **BUS industriale ABACO**®. Nella tabella seguente é riportato il Pin-out del BUS e quindi anche del relativo connettore, con le variazioni per l'utilizzo di CPU a 16 bit rispetto a quelle a 8 bit.

A	A	A	PIN	С	С	C
BUS a 16 bit	BUS a 8 bit	JMS 01		JMS 01	BUS a 8 bit	BUS a 16 bit
GND	GND	GND	1	GND	GND	GND
+5 Vcc	+5 Vcc	+5 Vcc	2	+5 Vcc	+5 Vcc	+5 Vcc
D0	D0	D0	3			D8
D1	D1	D1	4			D9
D2	D2	D2	5			D10
D3	D3	D3	6		/INT	/INT
D4	D4	D4	7		/NMI	/NMI
D5	D5	D5	8		/HALT	D11
D6	D6	D6	9		/MREQ	/MREQ
D7	D7	D7	10	/IORQ	/IORQ	/IORQ
A0	A0	A0	11	/RD	/RD	/RDLDS
A1	A1	A1	12	/WR	/WR	/WRLDS
A2	A2	A2	13		/BUSAK	D12
A3	A3	A3	14		/WAIT	/WAIT
A4	A4	A4	15		/BUSRQ	D13
A5	A5	A5	16	/RESET	/RESET	/RESET
A6	A6	A6	17	/M1	/M1	/IACK
A7	A7	A7	18		/RFSH	D14
A8	A8	A8	19		/MEMDIS	/MEMDIS
A9	A9	A9	20		VDUSEL	A22
A10	A10	A10	21		/IEI	D15
A11	A11	A11	22	RISERVATO		RISERVATO
A12	A12	A12	23		CLK	CLK
A13	A13	A13	24			/RDUDS
A14	A14	A14	25			/WRUDS
A15	A15	A15	26			A21
A16		A16	27			A20
A17		A17	28	A19		A19
A18		A18	29	/R.T.	/R.T.	/R.T.
+12 Vcc	+12 Vcc		30		-12 Vcc	-12 Vcc
+5 Vcc	+5 Vcc	+5 Vcc	31	+5 Vcc	+5 Vcc	+5 Vcc
GND	GND	GND	32	GND	GND	GND

FIGURA 8: K1 - CONNETTORE PER BUS ABACO®

Legenda:

BUS a 8 bit

A0-A15 = O - Address BUS: BUS degli indirizzi.

D0-D7 = I/O - Data BUS: BUS dei dati.

INT = I - Interrupt request: richiesta d'interrupt.

NMI = I - Non Mascherable Interrupt: richiesta d'interrupt non mascherabile.

HALT = O - Halt State: stato di Halt.

MREQ = O - Memory Request: richiesta di operazione in memoria.

IORQ = O - Input/Output Request: richiesta di operazione in Input/Output.

RD = O - Read Cycle Status: richiesta di lettura. WR = O - Write Cycle Status: richiesta di scrittura.

BUSAK = O - Bus Aknowledge: riconoscimento della richiesta di utilizzo del BUS.

WAIT = I - Wait: attesa.

BUSRQ = I - Bus Request: richiesta di utilizzo del BUS.

RESET = O - Reset: azzeramento.

M1 = O - Machine cycle one: primo ciclo macchina. **RFSH** = O - Refresh: rinfresco per memorie dinamiche.

MEMDIS = I - Memory Display: segnale emesso dal dispositivo periferico mappato in memoria.

VDUSEL = O - VDU Selection: abilitazione per il dispositivo periferico ad ad essere mappato

in memoria.

IEI = I - Interrupt Enable Input: abilitazione interrupt da BUS in catene di priorità

CLK = O - Clock: clock di sistema. R.T. = I - Reset Tast: tasto di reset.

+5Vcc = I - Linea di alimentazione a +5Vcc. +12 Vcc = I - Linea di alimentazione a +12 Vcc. -12 Vcc = I - Linea di alimentazione a -12 Vcc.

GND = - Linea di massa per tutti i segnali del BUS.

BUS a 16 bit

A0-A21 = O - Address BUS: BUS degli indirizzi.

D0-D15 = I/O - Data BUS: BUS dei dati.

RDUDS = O - Read Upper Data Strobe: lettura del byte superiore BUS dati.

WRUDS = O - Write Upper Data Strobe: scrittura del byte superiore BUS dati.

IACK = O - Interrrupt Acknowledge: riconoscimento della richiesta d'interrupt da parte della

CPU.

RDLDS = O - Read Lower Data Strobe: lettura del byte inferiore BUS dati.
 WRLDS = O - Write Lower Data Strobe: scrittura del byte inferiore BUS dati.

N.B.

Le indicazioni di direzionalità sopra riportate sono riferite ad una scheda di comando (**CPU** o **GPC**[®]) e sono mantenute inalterate in modo da non avere ambiguità d'interpretazione nel caso di sistemi composti da più schede.






FIGURA 9: DISPOSIZIONE CONNETTORI, LEDS, TRIMMERS E DIP SWITCHS

SEGNALAZIONI VISIVE

La scheda **JMS 01** é dotata di 17 LEDs con cui segnala alcune condizione di stato:

- LD1 Di colore rosso segnala che é stato selezionato il modo di indirizzamento esteso tramite il jumper J1.
- LD2÷9 Di colore rosso, visualizzano lo stato delle 8 uscite a transistor NO OUT0÷7. Il LED attivo corrisponde a transitor in conduzione.
- LD10÷17 Di colore verde, visualizzano lo stato degli 8 ingressi optoisolati IN0÷7. Il LED attivo corrisponde ad un contatto di ingresso chiuso.

La funzione principale di questi LEDs é quella di fornire un'indicazione visiva dello stato della scheda, facilitando quindi le operazioni di debug e di verifica di funzionamento di tutto il sistema. Per una più facile individuazione di tali segnalazioni visive si faccia riferimento alla figura 9.

TRIMMERS DI REGOLAZIONE TENSIONE DI RIFERIMENTO E TARATURA

La scheda **JMS 01** é dotata di 5 trimmers necessari per la regolazione della tensione di riferimento e la tarature delle quattro uscite analogiche del D/A converter.

In questo paragrafo non vengono riportate le informazioni relative alle operazioni di taratura (si veda l'apposito paragrafo), bensì una breve descrizione del significato di ogni trimmer:

- TR1 Consente di tarare la tensione di riferimento della sezione D/A converter.
- TR2 Consente di tarare l'offset del canale D del D/A converter.
- TR3 Consente di tarare l'offset del canale C del D/A converter.
- TR4 Consente di tarare l'offset del canale B del D/A converter.
- TR5 Consente di tarare l'offset del canale A del D/A converter.

Per una più facile individuazione di tali trimmers a bordo scheda, si faccia riferimento alla figura 9.



JUMPERS

Esistono a bordo della scheda **JMS 01** 11 jumpers a cavalliere con cui é possibile effettuare alcune selezioni che riguardano il modo di funzionamento della stessa. In seguito ne é riportato l'elenco, l'ubicazione e la loro funzione nelle varie modalità di connessione.

JUMPERS	N. VIE	UTILIZZO
J1	3	Seleziona modalità d'indirizzamento da 256 o 1 Mbyte.
J2	8	Seleziona le linee d'indirizzi da utilizzare per l'indirizzamento esteso potenziato.
J3	2	Collega segnale /M1 alla sezione d'interfaccia ed indirizzamento.
J4	3	Seleziona la provenienza della tensione di riferimento per il canale C del D/A converter.
J5	3	Seleziona la provenienza della tensione di riferimento per il canale A del D/A converter.
J6	3	Seleziona la provenienza della tensione di riferimento per il canale B del D/A converter.
Ј7	3	Seleziona la provenienza della tensione di riferimento per il canale D del D/A converter.
Ј8	2	Collega il segnale di clock ai rispettivi pin dei tre contatori del THCT 12316.
J9	2	Seleziona il modo di conteggio per il terzo contatore del THCT 12316.
J10	4	In abbinamento al J11, definisce la sorgente di conteggio del contatore 2 del THCT 12316.
J11	4	In abbinamento al J10, definisce la sorgente di conteggio del contatore 2 del THCT 12316.

FIGURA 10: TABELLA RIASSUNTIVA JUMPERS

Di seguito é riportata una descrizione tabellare delle possibili connessioni degli 11 jumpers con la loro relativa funzione. Per riconoscere tali connessioni sulla scheda si faccia riferimento alla serigrafia della stessa o alla figura 1 di questo manuale, dove viene riportata la numerazione dei pin dei jumpers, che coincide con quella utilizzata nella seguente descrizione. Per l'individuazione dei jumpers a bordo della scheda, si utilizzi invece la figura 15 di questo manuale.



JUMPERS A 2 VIE

JUMPERS	CONNESSIONE	UTILIZZO	DEF.
Ј3	non connesso	La sezione d'interfaccia ed indirizzamento non gestisce il segnale /M1 del BUS.	*
	connesso	La sezione d'interfaccia ed indirizzamento gestisce il segnale /M1 del BUS.	
Ј8	non connesso	Non collega il segnale di clock ai rispettivi pin dei tre contatori THCT 12316.	
	connesso	Collega il segnale di clock ai rispettivi pin dei tre contatori THCT 12316.	*
Ј9	non connesso	Collega a +Vcc (livello logico 1), il segnale M23 del THCT 12316 relativo al modo di conteggio del terzo contatore.	*
	connesso	Collega a GND (livello logico 0), il segnale M23 del THCT 12316 relativo al modo di conteggio del terzo contatore.	

FIGURA 11: TABELLA JUMPERS A 2 VIE

Il simbolo * indica la connessione di default, ovvero la connessione impostata in fase di collaudo, con cui la scheda viene fornita.

JUMPERS A 8 VIE

JUMPERS	CONNESSIONE	UTILIZZO	DEF.
J2	posizione 1-5	Collega l'indirizzo A16 per la gestione dell'indirizzamento esteso potenziato.	
	posizione 2-6	Collega l'indirizzo A17 per la gestione dell'indirizzamento esteso potenziato.	
	posizione 3-7	Collega l'indirizzo A18 per la gestione dell'indirizzamento esteso potenziato.	
	posizione 4-8	Collega l'indirizzo A19 per la gestione dell'indirizzamento esteso potenziato.	

FIGURA 12: TABELLA JUMPERS A 8 VIE




JUMPERS A 3 VIE

JUMPERS	CONNESSIONE	UTILIZZO	DEF ·
J1	posizione 1-2	Seleziona la modalità di indirizzamento Estesa a 1 Mbyte.	
	posizione 2-3	Seleziona la modalità di indirizzamento Normale a 256 byte.	*
Ј4	posizione 1-2	Collega l'ingresso della tensione di riferimento del canale C del D/A al pin 15 di CN3 (segnale VRef C).	
	posizione 2-3	Collega l'ingresso della tensione di riferimento del canale C del D/A alla VRef interna della scheda.	*
J5	posizione 1-2	Collega l'ingresso della tensione di riferimento del canale A del D/A al pin 13 di CN3 (segnale VRef A).	
	posizione 2-3	Collega l'ingresso della tensione di riferimento del canale A del D/A alla VRef interna della scheda.	*
Ј6	posizione 1-2	Collega l'ingresso della tensione di riferimento del canale B del D/A al pin 14 di CN3 (segnale VRef B).	
	posizione 2-3	Collega l'ingresso della tensione di riferimento del canale B del D/A alla VRef interna della scheda.	*
Ј7	posizione 1-2	Collega l'ingresso della tensione di riferimento del canale D del D/A al pin 16 di CN3 (segnale VRef D).	
	posizione 2-3	Collega l'ingresso della tensione di riferimento del canale D del D/A alla VRef interna della scheda.	*

FIGURA 13: TABELLA JUMPERS A 3 VIE

Il simbolo * indica la connessione di default, ovvero la connessione impostata in fase di collaudo, con cui la scheda viene fornita.



JUMPERS A 4 VIE

JUMPERS	CONNESSIONE	UTILIZZO	DEF ·
Ј10	posizione 1-2	Predispone la sezione 2 del THCT 12316 per funzionare come contatore con discriminatore di direzione.	*
	posizione 2-3	Predispone la sezione 2 del THCT 12316 per funzionare come contatore semplice.	
	posizione 3-4	Collega le sezioni 1 e 2 del THCT 12316 in cascata, per funzionare come contatore a 32 bit.	
J11	posizione 1-2	Predispone la sezione 2 del THCT 12316 per funzionare come contatore con discriminatore di direzione.	*
	posizione 2-3	Predispone la sezione 2 del THCT 12316 per funzionare come contatore semplice.	
	posizione 3-4	Collega le sezioni 1 e 2 del THCT 12316 in cascata, per funzionare come contatore a 32 bit.	

FIGURA 14: TABELLA JUMPERS A 4 VIE

Il simbolo * indica la connessione di default, ovvero la connessione impostata in fase di collaudo, con cui la scheda viene fornita.

N.B.

Per un corretto funzionamento del contatore 2 del THCT 12316, i jumpers J10 e J11, devono sempre essere settati nella medesima posizione; possono quindi essere posizionati entrambi in 1-2, 2-3 o 3-4, altre combinazioni non sono consentite.




FIGURA 15: DISPOSIZIONE JUMPERS

TARATURE

La scheda **JMS 01** viene sottoposta ad un accurato test di collaudo che provvede a verificare la funziionalità della scheda ed allo stesso tempo a tararla in tutte le sue parti. La taratura viene effettuata in laboratorio a temperatura costante di +20 gradi Centigradi seguendo la procedura di seguito descritta:

- Si effettua la taratura di precisione della tensione di riferimento relativa alla sezione di D/A converter, agendo sull'apposito trimmer TR1. Questa viene impostata ad un valore di +5V se in IC26 é montato l'integrato **REF 02**; mentre se su tale zoccolo é inserito il componente **REF 01**, la VRef viene settata a +10V.

Il valore della tensione di riferimento, determina anche il fondo scala del D/A converter.

- Si effettua la regolazione degli offset dei quattro canali del D/A converter, agendo sui relativi trimmers TR2, TR3, TR4 e TR5. Tale regolazione viene effettuata impostando il valore di 0V sul canale del D/A che si vuole andara a tarare, quindi si agisce sul relativo trimmer fino ad ottenere tale valore di tensione sul corrispondente pin del connettore CN2.
- Si bloccano tutti i trimmers della scheda tarati, tramite vernice.

Una volta completato il collaudo, tutti i trimmers della scheda vengono bloccati, in modo da garantireuna immunità della taraturaanche ad eventuali sollecitazioni meccaniche (vibrazioni, spostamenti, ecc.).

L'utente di norma non deve intervenire sulla taratura della scheda, ma se lo dovesse fare (derive termiche, del tempo, ecc.), deve rigorosamente seguire la procedura sopra illustrata.



DESCRIZIONE SOFTWARE

INTRODUZIONE

In questo capitolo ci occuperemo di fornire tutte le informazioni relative all'utilizzo della scheda, dal punto di vista della programmazione via software. Tra queste si trovano le informazioni riguardanti il mappaggio della scheda e la gestione software delle varie componenti.

MAPPAGGIO DELLA SCHEDA

La scheda **JMS 01** occupa un indirizzamento in I/O di 16 byte consecutivi, che possono essere allocati a partire da un indirizzo di base diverso a seconda di come viene mappata la scheda. Questa prerogativa consente di poter utilizzare più schede **JMS 01** sullo stesso **BUS ABACO**®, oppure di montare la schada su di un BUS su cui sono presenti altre schede periferiche, ottenendo così una struttura espandibile senza difficoltà e senza alcuna modifica del software già realizzato.

L'indirizzo di mappaggio é definibile tramite l'apposita circuiteria di interfaccia al BUS presente sulla scheda stessa; questa circuiteria utilizza due dip switchs ad 8 vie da cui preleva lo stesso indirizzo di mappaggio impostato dall'utente. Di seguito viene riportata la corrispondenza dei dip switchs e le modalità di gestione dello spazio di indirizzamento.

```
DIP1.1
           ->
                Indirizzo A8
DIP1.2
                Indirizzo A9
           ->
DIP1.3
                Indirizzo A10
           ->
DIP1.4
                Indirizzo A11
           ->
                Indirizzo A12
DIP1.5
           ->
DIP1.6
                Indirizzo A13
           ->
DIP1.7
           ->
                Indirizzo A14
DIP1.8
           ->
                Indirizzo A15
                Indirizzo A16
DIP2.1
           ->
                                 (se J2 connesso in 1-5)
DIP2.2
                Indirizzo A17
                                 (se J2 connesso in 2-6)
           ->
DIP2.3
                Indirizzo A18
                                 (se J2 connesso in 3-7)
           ->
DIP2.4
                Indirizzo A19
                                 (se J2 connesso in 4-8)
           ->
                Indirizzo A4
DIP2.5
           ->
                Indirizzo A5
DIP2.6
           ->
DIP2.7
                Indirizzo A6
           ->
DIP2.8
                Indirizzo A7
           ->
```

Tali dip switchs sono collegati in logica negata, quindi se posto in **ON** genera uno **zero logico**, mentre se posto in **OFF** genera un **uno logico**.

Con il jumper J1 descritto nel capitolo precedente, si seleziona invece il numero di byte d'indirizzamento su cui può essere scelto l'indirizzo di mappaggio. Se viene selezionato uno spoazio d'indirizzamento di 256 byte (da 00H a FFH), affinchè la scheda sia indirizzata corettamente i DIP2.1, DIP2.2, DIP2.3 e DIP2.4 devono obligatoriamente essere in OFF, ed il jumper J2 non deve avere nessuna connessione.

Se invece viene selezionato uno spazio di indirizzamento di 1Mbyte (da 00H a FFFFFH), allora tali dip ed il jumper J2, vengono utilizzati per il mappaggio della scheda.

Anche in questo caso però, se alcuni degli indirizzi A16÷A19 non sono connessi alla schada tramite J2, i relativi dip del DIP2 devono obbligatoriamente essere in OFF.

Anche il jumper J3 influisce sulla logica d'indirizzamento e deve essere settato a seconda del tipo della scheda di controllo (**CPU** o **GPC**[®]) utilizzata. In particolare se la scheda di controllo é provvista del segnale /M1 sul connettore per il **BUS ABACO**[®], allora il jumper J3 deve essere connesso e viceversa.

A titolo di esempio vengono riportati di seguito tre esempi di mappaggio:

Dovendo mappare la scheda **JMS 01** con uno spazio d'indirizzamento di 256 byte, comandata da una scheda di controllo provvista del segnale /M1, all'indirizzo di mappaggio 040H, la scheda deve essere configurata come segue:

```
J1
               Posizione 2-3
          ->
J2
          ->
              Non connesso
J3
          ->
              Connesso
DIP1.?
              Indifferente
         ->
DIP2.1
              OFF
         ->
DIP2.2
              OFF
         ->
DIP2.3
         ->
              OFF
DIP2.4
              OFF
         ->
DIP2.5
              ON
         ->
DIP2.6
              ON
         ->
DIP2.7
              OFF
         ->
DIP2.8
         ->
              ON
```

Dovendo invece mappare la scheda **JMS 01** con uno spazio d'indirizzamento di 1 Mbyte, comandata con una schada di controllo sprovvista del segnale /M1, all'indirizzo di mappaggio 0400H, la scheda deve essere configurata come segue:

J1		Posizione 1-2
	->	
J2	->	Non connesso
J3	->	Non connesso
DIP1.1	->	ON
DIP1.2	->	ON
DIP1.3	->	OFF
DIP1.4	->	ON
DIP1.5	->	ON
DIP1.6	->	ON
DIP1.7	->	ON
DIP1.8	->	ON
DIP2.1	->	OFF
DIP2.2	->	OFF
DIP2.3	->	OFF
DIP2.4	->	OFF
DIP2.5	->	ON
DIP2.6	->	ON
DIP2.7	->	ON
DIP2.8	->	ON



Dovendo infine mappare la scheda **JMS 01** con uno spazio d'indirizzamento di 1 Mbyte, comandata con una schada di controllo sprovvista del segnale /M1, all'indirizzo di mappaggio 50400H, la scheda deve essere configurata come segue:

```
J1
              Posizione 1-2
          ->
J2
              Connesso in 1-5, 2-6, 3-7 e 4-8
         ->
J3
         ->
              Non connesso
DIP1.1
              ON
         ->
DIP1.2
              ON
         ->
              OFF
DIP1.3
         ->
DIP1.4
              ON
         ->
DIP1.5
              ON
         ->
DIP1.6
              ON
         ->
DIP1.7
              ON
         ->
DIP1.8
              ON
         ->
DIP2.1
              OFF
         ->
DIP2.2
              ON
         ->
DIP2.3
              OFF
         ->
DIP2.4
              ON
         ->
DIP2.5
         ->
              ON
DIP2.6
              ON
         ->
DIP2.7
              ON
         ->
DIP2.8
              ON
         ->
```

Per quanto riguarda la disposizione dei due dip switch, si faccia riferimento alla figura 9.

INDIRIZZAMENTO REGISTRI INTERNI

Indicando con **<indbase>** l'indirizzo di mappaggio della scheda, ovvero l'indirizzo impostato tramite i dip switchs, come indicato nel paragrafo precedente, i registri interni della **JMS 01** sono visti agli indirizzi riportati nella seguente tabella.

DISP.	REG.	INDIRIZZO	R/W	SIGNIFICATO
OUTPUT	OUT	<indbase>+00H</indbase>	W	Registro per l'attivazione delle 8 uscite
INPUT	INP	<indbase>+00H</indbase>	R	Registro per la lettura degli 8 ingressi
LATCH x THCT	MOD	<indbase>+01H</indbase>	W	Registro per il settaggio del modo di funzionamento dei contatori THCT 12316
ТНСТ	СТЗН	<indbase>+02H</indbase>	R/W	Lettura/Scrittura del byte H contatore 3
12316	CT3L	<indbase>+03H</indbase>	R/W	Lettura/Scrittura del byte L contatore 3
	СТ2Н	<indbase>+04H</indbase>	R/W	Lettura/Scrittura del byte H contatore 2
	CT2L	<indbase>+05H</indbase>	R/W	Lettura/Scrittura del byte L contatore 2
	CT1H	<indbase>+06H</indbase>	R/W	Lettura/Scrittura del byte H contatore 1
	CT1L	<indbase>+07H</indbase>	R/W	Lettura/Scrittura del byte L contatore 1
DAC	WRBD	<indbase>+08H</indbase>	W	Scrittura dei canali B e D del D/A
8408	HLD	<indbase>+08H</indbase>	R	Mantenimento canali A, B, C e D del D/A
	WRAC	<indbase>+09H</indbase>	W	Scrittura dei canali A e C del D/A
	HLD	<indbase>+09H</indbase>	R	Mantenimento canali A, B, C e D del D/A
	CHD	<indbase>+0AH</indbase>	R/W	Lettura/Scrittura del canale D del D/A
	СНС	<indbase>+0BH</indbase>	R/W	Lettura/Scrittura del canale C del D/A
	СНВ	<indbase>+0CH</indbase>	R/W	Lettura/Scrittura del canale B del D/A
	СНА	<indbase>+0DH</indbase>	R/W	Lettura/Scrittura del canale A del D/A
	HLD	<indbase>+0EH</indbase>	R/W	Mantenimento canali A, B, C e D del D/A
	HLD	<indbase>+0FH</indbase>	R/W	Mantenimento canali A, B, C e D del D/A

FIGURA 16: TABELLA INDIRIZZI DEI REGISTRI INTERNI

Se si utilizzano più schede sul **BUS ABACO**®, in fase di impostazione dell'indirizzo di mappaggio delle schede, si deve fare attenzione a non allocarepiù schede sugli stessi indirizzi (considerare per questo indirizzo di mappaggio e numero di byte occupati). Nel caso che la condizione non venga rispettata, si viene a creare una conflittualità sul BUS che pregiudica il funzionamento di tutto il sistema e delle stesse schede.



DESCRIZIONE SOFTWARE DELLE PERIFERICHE DI BORDO

Nel paragrafo precedente sono stati riportati gli indirizzi di allocazione di tutte le periferichee di seguito viene riportata una descrizione dettagliata della funzione e del significato dei relativi registri (al fine di comprendere le sucessive informazioni, fare sempre riferimento alla tabella di mappaggio delle perigeriche). Qualora la documentazione riportata fosse insufficiente fare riferimento direttamente alla documentazione tecnica della casa costruttrice del componente.

USCITE A TRANSISTOR

La gestione delle 8 uscite a transistor presenti sulla **JMS 01**, é effettuata tramite un registro di scrittura demominato OUT. Gli 8 bit che compongono tale registro hanno la seguente corrispondenza con le uscite di CN2:

NO OUT7 **D7** D6 NO OUT6 -> NO OUT5 D5 -> D4 NO OUT4 -> NO OUT3 D3 -> D2NO OUT2 -> D1 -> NO OUT1 D0NO OUT0

Effettuando una operazione di scrittura all'indirizzo di allocazione del registro OUT vengono settate le 8 uscite nello stato fissato dal dato fornito in uscita. La corrispondenza tra lo stato logico dei bit e quello delle uscite é la seguente:

Bit a 0 logico -> Uscita disattiva = transistor disattivato
Bit a 1 logico -> Uscita attiva = transistor in conduzione

INGRESSI OPTOISOLATI

La gestione degli 8 ingressi optoisolati presenti sulla **JMS 01**, é effettuata tramite un registro di lettura denominato INP. Gli 8 bit che che compongono tale registro hanno la seguente corrispondenza con gli ingressi di CN3:

D7 IN 7 -> D6 IN 6 -> D5 IN 5 -> D4 IN 4 -> D3 -> IN 3 D2IN 2 -> D1 IN 1 -> IN 0D0

Effettuando una operazione di lettura all'indirizzo di allocazione del registro INP vengono acquisiti gli stati degli 8 ingressi optoisolati. La corrispondenza tra lo stato logico dei bit e quello del relativo ingresso é la seguente:

Bit a 0 logico -> Ingresso attivo = Contatto d'ingresso chiuso Bit a 1 logico -> Ingresso disattivo= Contatto d'ingresso aperto

LATCH PER SETTAGGIO MODO DI FUNZIONAMENTO THCT 12316

Sulla **JMS01** é presente un latch che consente di programmare il modo di funzionamento del THCT 12316 via software. Tale componente infatti, é dota to di 9 linee con cui può essere definito il modo di funzionamento per tutti i tre contatori interni. Tali linee denominate **M2n**, **M1n** e **M0n**, dove **n** coincide con il numero del contatore (1÷3), possono essere intatti settate via software tramite il registro di scrittura denominato MOD e via hardware tramite il jumper J9 come di seguito descritto:

MOD.0 M01 -> MOD.1 M11 -> MOD.2 M21 -> MOD.3 M02 -> MOD.4 M12 -> MOD.5 M22 -> MOD.6 M03 -> MOD.7 -> M13 J9 M23 ->

Effettuando una operazione di scrittura all'indirizzo di allocazione del registro MOD e settando opportunamente il jumper J9, come descritto in precedenza, é possibile selezionare su ognuno dei tre contatori uno degli 8 possibili modi di funzionamento. La corrispondenza tra lo stato logico dei bit e quello della relativa linea del THCT 12316 é la seguente:

Bit a 0 logico -> Linea Mxn a 0 logico Bit a 1 logico -> Linea Mxn a 1 logico

Per quando riguarda la descrizione di questi modi di funzionamento e dei relativi stati dei segnali di settaggio, si faccia riferimento all'apposita documentazione dell'appendice B.

THCT 12316

Per quando riguarda la descrizione di questo triplo counter, fare riferimento all'apposita documentazione tecnica dell'appendice B.

I tre contatori di tale componente possono essere gestiti eseguendo operazioni di lettura o scrittura agli indirizzi di allocazione dei registri CTnH e CTnL, relativi ai byte H e L del contatore \mathbf{n} (1÷3).

DAC 8408

La gestione del D/A converter a 8 bit DAC 8408, presente sulla **JMS 01**, viene effettuata fecendo delle operazioni di lettura o scrittura negli appositi registri indicati nella tabella di figura 16. Per quello che riguarda le operazioni di scrittura possono esere gestiti i seguenti registri:

WRAC	->	Permette di settare contemporaneamente le uscite analogiche dei
		canali A e C, con un valore di tensione proporzionale al dato scritto in
		tale registro.

WRBD	->	Permette di settare contemporaneamente le uscite analogiche dei
		canali B e D, con un valore di tensione proporzionale al dato scritto in
		tale registro.

CHA -> Permette di settare l'uscite analogica del canale A con un valore di tensione proporzionale al dato scritto in tale registro.

CHB -> Permette di settare l'uscite analogica del canale B con un valore di tensione proporzionale al dato scritto in tale registro.

CHC -> Permette di settare l'uscite analogica del canale C con un valore di tensione proporzionale al dato scritto in tale registro.

CHD -> Permette di settare l'uscite analogica del canale D con un valore di tensione proporzionale al dato scritto in tale registro.

Per quanto riguarda le operazioni di lettura invece, posso essere gestiti i seguenti registri:

CHA -> Permette di acquisire il dato propozionale al valore di tensione settato nell'uscita analogica del canale A.

CHB -> Permette di acquisire il dato propozionale al valore di tensione settato nell'uscita analogica del canale B.

CHC -> Permette di acquisire il dato propozionale al valore di tensione settato nell'uscita analogica del canale C.

CHD -> Permette di acquisire il dato propozionale al valore di tensione settato nell'uscita analogica del canale D.

Il dato a 8 bit che viene scritto o letto da tali registri é proporzionale alla tensione fornita in uscita dal D/A converter, secondo la seguente formula:

Se
$$0 \le DAT \le 127$$
 -> Vout = -VRef * ((128 - DAT) / 128)

Se DAT =
$$128$$
 -> Vout = 0 V

Se
$$129 \le DAT \le 255$$
 -> Vout = +VRef * ((DAT - 128) / 128)

Dove:

DAT -> Dato a 8 bit scritto o letto nei vari registri indicati in precedenza.

Vout -> Tensione analogica generata dai vari canali del D/A converter.

VRef -> Tensione di riferimento del canale in questione, interna di +5 V o +10V oppure esterna, fornita tramite gli appositi pin di CN3.

La gestione dei registri denominati HLD permette di effettuare la funzione di Hold (mantenimento) sui quattro canali del DAC 8408 contemporaneamente. Per maggiori chiarimenti su questa modalità si consultino direttamente le informazioni fornite dalla casa costruttrice di tale componente.

SCHIEDIE ESTIEIRNIE

La scheda **JMS 01** ha la posiibilità di accettare come processori, la maggior parte di quelli presenti sul BUS industriale **ABACO**®, aumentando così la sua già notevole versatilità. Dal punto di vista analogico invece la scheda può essere facilmente interfacciata a tutte le schede di condizionamento segnale presenti nel carteggio **GRIFO**®. A titolo di esempio ne riportiamo un breve elenco:

GPC® 51

General Purpose Controller fam. 51

Microprocessore famiglia 51 INTEL compreso il tipo mascherato BASIC; comprende: 16 linee di I/O TTL; Dip Switch; 3 Timer Counter; linea RS 232; 4 linee di A/D da 11 bit; Buzzer; EPROM programmer a bordo; RTC e 32K RAM con Back Up al Litio; KDC.

GPC® 535

General Purpose Controller 80535

CPU 80535 SIEMENS; 16 linee di I/O TTL; Watch Dog; 3 counter per encoder bidirezionali; 64 K EPROM e 32K RAM tamponati con batteria al Litio; RTC; 8 linee di A/D Converter da 10 Bit; linea in RS 232 o 422-485; Buzzer; Dip Switch; 4 Timer.

GPC® 68

General Purpose Controller 68K

1 linee RS 232 ed una in RS 232 o RS 422-485 con Baud Rate settabile fino a 38KBaud; 3 port paralleli ad 8 bit e 3 timer counter; CPU 68000 ad 8 MHz; 768 KByte di RAM EPROM; Watch Dog disinseribile.

GPC® 180

General Purpose Controller HD64180

Microprocessore HD64180. Codice compatibile Z80; 1linea RS 232 ed 1 RS 232 o 422-485; 1M RAM/EPROM di cui 384K RAM tamponati con batteria al Litio; 48 linee TTL di I/O; RTC; Watch Dog; Dip Switch; Write Protect su RAM.

GPC® 188

General Purpose Controller 80C188

Microprocessore 80C188 INTEL. 1 linea RS 232 ed 1 RS 232 o 422-485; 24 linee di I/O TTL; 256K EPROM e 256K RAM tamponate con batteria al Litio; RTC; 3 Timer Counter; 4 od 8 linee di A/D con SH da 13 bit; Watch Dog; Write Protect; EEPROM.

GPC® 80F

General Purpose Controller 84C00

Microprocessore Z80 da 8 a 10 MHz. Completa implementazione CMOS. 256K EPROM o 128K FLASH; RTC e 256K RAM con Back Up al Litio; 1 linea RS 232 + 1 RS 232 o RS 422-485 o cuurent loop; 16 I/O TTL; 4 counter; Watch Dog; Dip Switch.

GPC® 81F

General Purpose Controller 84C00

Microprocessore Z80 da 8 a 10 MHz. Completa implementazione CMOS. 512K EPROM o 256K FLASH; RAM tamponata+RTC da 2K o 8K; 64K RAM; 1 linea RS 232 + 1 RS 232 o RS 422-485 o cuurent loop; 24 I/O TTL; 4 linee A/D converter a 11 bit; Watch Dog; Dip Switch.





GPC® 15A

General Purpose Controller 84C15

Microprocessore Z80 a 10 MHz. Completa implementazione CMOS. 512K EPROM o 256K FLASH; RAM tamponata+RTC da 2K o 8KRTC; 128K RAM; 1 linea RS 232 + 1 RS 232 o RS 422-485 o cuurent loop; 32 I/O TTL; 4 counter; 2 Watch Dog; Dip Switch; Buzzer.

SPB 04-08

Switch Power BUS mother board 4-8 slot

Mother Board con 4-8 slots del BUS industriale **ABACO**®; passo 5 TE; connettori normalizzati di alimentazione; resistenze di terminazione; connettore corpo F per alimentatore SPC XX; foratura per aggancio ai rack.

MMB 21

Multilayer Mother Board 21 slots ABACO®

Mother Board con 21 slots del BUS industriale **ABACO**®; passo 4 TE; connettori normalizzati di alimentazione e di servizio; 3 LED per la visualizzazione delle alimentazioni; resistenze di terminazione; foratura per aggancio ai rack.

FBC 20-120

Flat Block Contact 20 vie

Interfaccia per 2 o 1 connettori a perforazione di isolante (scatolino da 20 vie maschi) e la filatura da campo (morsettiere a rapida estarzione). Attacco rapido per guide DIN 46277-1 e 3.

FBC 116

Flat Block Contact 16 vie

Interfaccia per 1 connettore a perforazione di isolante (scatolino da 16 vie maschio) e la filatura da campo (morsettiere a rapida estarzione). Attacco rapido per guide DIN 46277-1 e 3.



APPENDICE A: DISPOSIZIONE JUMPERS





FIGURA 17: DISPOSIZIONE JUMPERS SEZIONE INTRFACCIAMENTO






FIGURA 18: DISPOSIZIONE JUMPERS PER THCT 12316





FIGURA 19: DISPOSIZIONE JUMPERS PER DAC 8408

APPENDICE B: DESCRIZIONE COMPONENTI DI BORDO

Smart Part™

THCT12316 TRIPLE INCREMENTAL ENCODER INTERFACE

- * Three independent channels in one compact surface mount device
- * Each channel compatible with the popular THCT2000
- * Interfaces three mechanisms/
- * Direction discriminators identify & measure forward/ backward rotation/direction
- * Separate zero pulse input
- * Pulse width measurement
- * Frequency measurement
- * Cascadable 16-bit counters
- * TTL compatible
- * 8-bit parallel 3-state bus
- * Simple write/read procedure
- Choice of chip carrier or flat package



* Advanced 1.8um CMOS technology


Description

The THCT12316 INCREMENTAL ENCODER INTERFACE consists of three channels each, of which can independently determine the direction and displacement of a mechanical device or axis based on two input signals from transducers in quadrature. Alternatively, each channel can measure a pulse width using a known clock rate, or a frequency, by counting input pulses over a known time interval. It includes three 16-bit counters which may also be used separately. The THCT12316 may be cascaded between channels on one device or between devices to provide accuracy greater than 16-bits, and is designed for use in many types of microprocessor-based systems.

10/88



DRAFT 2



Applications

The THCT12316 enables mechanical devices to be interfaced with microprocessors. It may be used in many diverse applications, including robotics, tracker balls (or mouse), lathes or tooling machines, automobiles, conveyor belts and transport mechanisms. Since it contains three channels each THCH12316 can support three measurements or axes of motion.

A-chitecture

Within each channel there are four main elements:-

- 1. The measurementand mode control logic generates up or down count pulses, internal signals II and I2, from:
 - Quadrature signals Val *, Va2 * and zero pulse VaOn *
 - Clock input
 - Mode controls MOn *,MIn *,M2n *

Texas Instruments DRAFT 2


Architecture - continued

- 2. A 16-bit counter made up from two independently loadable 8-bit counters.
- 3. A 16-bit latch which "freezes" the counter value when required
- 4. A multiplexer that allows the processor to read either upper or lower byte in the latch.

Supporting the three channels:-

The control logic provides common microprocessor interface signals; the output multiplexer allows the processor to select data from one of the three channels and the three-state buffers place this data on the bus.

(* throughout this data sheet signals suffixed n are repeated for each channel)



Operation

The eight modes of operation of the THCT12316 are summarized in Table 1. The modes of the three channels can be selected independently.


MODE	M2n	Mln	MOn	MODE DESCRIPTION
0	0	0	0	COUNTER 16-bit up/down counter (inhibits direction discriminator).
1	0	0	1	DIRECTION DISCRIMINATOR Single count pulse synchronous with Ualn rising in forward direction and Ualn falling in backward direction.
2	0	1	0	Single count pulse synchronous with Ua2n rising in forward direction and Ua2n falling in backward direction.
3	0	1	1	Double count pulse synchronous with Ualn rising and falling.
4	1	0	0	Double count pulse synchronous with Ua2n rising and falling.
5		0		Quadruple count pulse synchronous with all edges.
6	1	1	0	PULSE WIDTH MEASUREMENT Uain is the gate signal Ua2n is high for up counting and low for down counting. Count is synchronous with rising clock.
7	1	; ; ; ; ; ; ; ; ;	1	FREQUENCY MEASUREMENT Ualn is frequency signal to be measured Ua2n is the gate signal of known time interval. Count is synchronous with rising edge of Ualn

Table 1

10/88



DRAFT 2



operation - continued

MODE 0: 16-BIT UP/DOWN COUNTER MODE

In this mode the THCT12316 may be used as three fast 16-bit synchronous up-/down counters with cascade capability. This is operated using the /UPn and /DOWNn inputs.

The states of the counter outputs are transferred to a 16-bit latch. The contents of this 16-bit latch are multiplexed on an 8-bit parallel data bus (D0....D7) and enabled using /RD and /CS.

/AO is the control input for the byte multiplexer. A high level at this input transfers the least significant byte to the data outputs; and a low level transfers the most significant byte.

The signals /Al and /A2 select the channel for read or write according to the following table:

channel number	/Al	/A2	
1	н	н	
2	L	н	
3	H	L	
no channel selected(l)	L	i L	
(1) Output buffers still selectdata bus carries invalid		D and /C	S active

Table 2

The up/down counters are loaded in individual 8-bit bytes by the /WR and /CS signals, with the byte selected by the /AO input, and the channel by the /AI and /A2 inputs. The counters and the control logic may be cleared using the /SRESET signal. The counters are cleared individually using the UaOn signals.


Cascading to 32 bits is possible using the inputs /UPn and /DOWNn the outputs /BORROWn, /CARRYn and the input/outputs /KLI-KLOn.

MODES 1-5: DIRECTION DISCRIMINATOR MODES


The quadrature signals UAln and Ua2n, identify forward or backward directions. If Ualn leads Ua2n, the forward direction is indicated and the counter will count up; if Ualn lags Ua2n, the reverse direction is indicated and the counter will count down.

Texas Instruments DRAFT 2

operation - continued



Ualn and Ua2n are both stored in the first of a pair of consecutive D-type flip-flops on the clock falling edge, and transferred to the next on the clock rising edge. By comparing the states of the four flip-flops and checking the mode inputs, the up or down count pulses are generated; see figures 5 and 6.




1Q/88



DRAFT 2





MODES 1 to 5 define which edge of the quadrature signals will be counted in accordance with Table 1.

The clock frequency should be at least four times greater than the frequencies of the quadrature signals: this will eliminate problems resulting from timing jitter in the transducer signals and will allow the quadruple counting mode to be used. The frequency of the quadrature signals, Ualn and Ua2n may be calculated from the relationship:

shaft speed

F = resolution of transducer

MODE 6: PULSE WIDTH MEASUREMENT MODE

In this mode, Valn acts as a gate, and is the pulse width to be measured. Synchronised with the clock edge after a low to high transition in Valn, counting begins at the input clock frequency. Similarly, synchronised with the clock edge after a high to low transition of Valn, counting is disabled; the value in the counter is loaded in the output register; /KLI-KLOn is pulled low; and then the counter clears. See figure 7. If Va2n is held high, the counter will count up, and if Va2n is held low, the counter will count down.

Each counter can be preloaded in two bytes by activating /CS, /WE, and selecting the required byte with /AO, and the required channel with /Al and /A2. This must be done while Ualn is low. The output register should be read by activating /CS, /RD, and selecting the individual bytes with /AO after Ualn has fallen and before the next preload takes place.


Texas Instruments DRAFT 2

operation - continued

The /KLI-KLOn signal may be used as an interrupt to indicate to the processor when the output register has been loaded. In both the pulse width and frequency modes, the output register will not be loaded via /CS and /RD, but by the falling edge of Ualn, or by pulling /KLI-KLOn low.


In pulse width mode, the minimum time that can be measured is:

Twin = 2 (To) (Accuracy is
$$\pm/-$$
 To)



MODE 7: FREQUENCY MEASUREMENT MODE

In Mode 7, Uain is the signal of unknown frequency to be measured; Ua2n is a gate signal of known width. A low to high transition of Ua2n enables counting at the frequency of Uain. When the gate (Ua2n) goes low, counting is disabled, the value of the counter is loaded into the output register, /KLI-KLOn is pulled low, and the counter is then cleared. See Figure 8.



1Q/88



DRAFT 2



operation - continued

RESET OPERATION

A total reset is initiated by pulling the /RESET pin low. This will clear the counters to zero, reset the D flip-flops at the inputs of the quadrature signals (Valn and Va2n), clear the latches that inhibit the load register pulse, and load zero into the output register. To avoid a spurious count errors (+/-1) after a reset, the Ualn and Ua2n inputs should be held to the values indicated in Table 2 during and just after the reset pulse.

MODE	. Valn	Va2n
0	X	X
1-5	H	H
6-7	L	L

Table 3

CASCADING DEVICES

The /KLI-KLOn pins of all cascaded THCT12316's should be tied together, so that all of the devices load their output registers at the same time. When the 'master' generates a pulse for the other THCT12316s, /KLI-KLOn on the 'master' works as an output, and /KLI-KLOn on the 'slaves' work as inputs. The /CARRY output of one device should be tied to the /UP input of the next device in the cascade. Similarly, /BORROW should be connected to /DOWN. See 'System Application.'

READ OPERATION

A number may be preloaded into the counter by pulling /CS and /WE low while using /AO to direct the value on the data bus to the selected byte of the counter and /Al & /A2 to select the required channel. This will cause /READY to go low on the next falling clock edge, and remain low until /CS and /WE go high. See Figure 12.

WRITE OPERATION

When in MODES 0 to 5 the contents of the counter can be read at any time by pulling /CS and /RD low. The channel is selected by using /Al & /A2. Within this channel the most significant byte may be selected be setting /AO to low, and the least significant byte may be read be setting /AO high. This will cause a load output register pulse to be generated and /KLI-KLO: will go low during the next low clock pulse. /READY will also go low as the clock goes

Texas Instruments DRAFT 2

WRITE OPERATION - continued

low, and will stay low until /CS and/or /RD go high. The load output register pulse stores the current value of the counter in a 16-bit latch register and /AO directs the selected byte through a multiplexer to the outputs: /CS and /RD also enable the 3-state outputs - see Figure 13. The output register will be loaded immediatel : if /KLI-KLOn is pulled low externally, this signal normally comes from a cascaded device.

For Modes 6 & 7 see the earlier descripion of these modes.

Configuration

Special consideration should be paid to the automatic configuration features of the THCT12316. The purpose of these features is to allow for the different order of byte reads (high then low or low then high) of different processors when doing a word read across a byte wide bus and also to configure cascaded devices automatically for correct word read sequence -see below.

Byte order configuration-

After a system reset has occured, the first read operation will store the value of /AO in a latch within the device. From that time until the next system reset the load output register pulse during a read operation will only be generated if /AO is this stored value. This means that the internal load output register pulse is correctly generated for word operations regardless of the byte order of the particular processor. Special care should be taken if reading individual bytes to ensure these operations are always done in a consistent order.

Cascaded configuration-

After a system reset the first device and channel to receive a read operation configures itself into "Master" mode and outputs a pulse on /KLI-KLO. In cascaded operation the /KLI-KLO pins of the cascaded channels are connected together and the input pulse on /KLI-KLO of the cascaded channels configures these to "Slave" mode. On all subsequent read operations the load output register pulse is only generated by the "Master" channel (for the appropriate polarity of /AO, as noted above) and this is fed to the "Slave" devices via the /KLI-KLO connection.

Special care should be taken when cascading devices or channels to always read in the same channel order, as well as the byte order already mentioned. To freeze all three channels with a single read cycle (in cascaded or non-cascaded mode) the /KLI-KLO pins of all channels are connected with a pull-up resistor to Vcc (see Systems Application). This ensures that only one channel is operating as the "Master" and all others are "Slaves".

If an external "freeze" of the positioning system is required, and external /KLI-KLO pulse will program all channels as slaves. This is derived by generating an external /KLI-KLO pulse before the first read cycle appears after system reset (See Design Checklist).

1Q/88



DRAFT 2

P1a	Descr	iption
-----	-------	--------

Pin Name	Pin Number		1/0	Description
	68 PLCC	64 QFP		
/cs	12	35	Input	Chip Select. A low enables the device.
/RD	8	31	Input	Read. When this and /CS are active(low), the data from the output register will be present on the data bus.
DO .	14	37		LSB
. :	15	38	Input/	Data Bus Buffer: 8-Bit Bi-directional
į	17	40	Output	buffer with 3-state outputs connected
į	18	41		to the microprocessor system.
	20	45		
	21	46		
_ [23	48		! 1
D 7	24	1 '	;	1
	24 	. 49 1	: 	MSB
/BORROW1 ;	58	17		! !
/BORROW2	56	15	Output	Counter underflow signal
/BORROW3	54	13	 -	
/CARRY) 1		 		
/CARRY1	59	18		
/CARRY2	57	16	Output	Counter overflow signal
/CARRY3 ¦	54	14	 	·
/KLI-KLOL	62	21	Input/	Cascade load input/cascade load output.
/KLI-KLO2	61	20	Output	Open drain output with internal 95uA(nom
/KLI-KLO3	60	19	,	pull-up. External pull-up
,	••		 	required for full speed operation.
/READY	63	22	Output	When low signal indicates to the MPU that read or write may be completed. /READY falling edge synchronous with CLK Open drain output needs external pull-up
M21	29	54	Input	Mode select inputs (see Table 1)
Mll	28	53	i :-	
M01	27	52	i ~	
1		1	r 	i
M22	34	57	i "	(1
พ12	32	56	¦ "	<u> </u>
M02	30	55	i !	1 1
W22 (17		: ! "	(((
M23	37	60	<u> </u>	
м13	36	59	"	
моз ;	35	58	} **]

Texas Texas Instruments

DRAFT 2

1Q/88

Pin Number		1/0	Description
68 PLCC	64 QFP	1	1
44	1	Input	Measuring input signals
42	63) is	(Schmitt characteristics)
39	61	' " !	F 1 1
45	2	#	\$
43	64	! " i	1 1
41	62	" 	!
3	28	Input	Zero pulse. When active (low), the
2	27	1 1	counter in the appropriate channel is
1	26	i i	cleared. Other logic is not affected.
68	25	Input	Clock. Used for internal
) 	synchronisation and control timing.
9	32	Input	Byte select. A high level selects the least signifucant byte. A low level selects the most significant byte
10	33	Input	Channel select. See Table 2.
11	34	Input	
5	29	Input	Device reset. When active (low), the control logic is reset to a known stat and the counter is cleared.
7	30	Input	Write enable. When /WE and /CS are active (low), the data that is on the bus is loaded into the counter address -ed by IAO, IAI and IA3.
47 49 51	4 6 8	Input	Cascade input for counting down.
46	3	 	
48	5	Input	Cascade input for counting up.
50	7	• • •	
52,66	24,39,		Power supply voltage 5V +/~ 10%.
	68 PLCC 44 42 39 45 43 41 3 2 1 68 9 10 11 5	68	68 64 PLCC QFP 44 1 Input 42 63 3 39 61 " 45 2 " 43 64 " 41 62 " 3 28 Input 2 27 1 26 68 25 Input 9 32 Input 10 33 Input 11 34 Input 5 29 Input 7 30 Input 47 4 49 6 51 8 46 3 48 5 50 7 16,22, 9,10,52,66 24,39,

10/88



DRAFT 2

APPENDICE C: INDICE ANALITICO

В

BUS ABACO® 11

 \mathbf{C}

CARATTERISTICHE ELETTRICHE 4
CARATTERISTICHE FISICHE 4
CARATTERISTICHE GENERALI 1
CARATTERISTICHE TECNICHE 4
CLOCK 2
CONNESSIONI CON IL MONDO ESTERNO 6
CONNETTORI 6
CN1 10
CN2 8
CN3 6

D

K1 **11**

DAC 8408 2, 27
DC/DC CONVERTER 2
DESCRIZIONE SOFTWARE 21
DIP SWITCHS 21

Ι

INGRESSI OPTOISOLATI 2, 25
INSTALLAZIONE DELLA SCHEDA 6
INTRODUZIONE 1

J

JUMPERS 15
2 VIE 16
3 VIE 17
4 VIE 18
8 VIE 16

 \mathbf{L}

LATCH PER THCT 12316 **2**, **26** LEDS **14**

 \mathbf{M}

MAPPAGGIO DELLA SCHEDA 21

P

PERIFERICHE DI BORDO 25

R

REGISTRI INTERNI 24

\mathbf{S}

SCHEDE ESTERNE 28
SEGNALAZIONI VISIVE 14
SEZIONE DI D/A CONVERTER 2, 27
SEZIONE DI DC/DC CONVERTER 2
SEZIONE INFERFACCIA ENCODER 2, 26, 35
SEZIONI DI INPUT/OUTPUT 2, 25, 26

\mathbf{T}

TARATURE 20
TENSIONE DI RIFERIMENTO 14, 20
THCT 12316 2, 26, 35
TRIMMERS 14

\mathbf{U}

USCITE A TRANSISTORS 2, 25